# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-161973

(43)Date of publication of application: 19.06.1998

(51)Int.Cl.

G06F 13/36

(21)Application number: 08-319922

(71)Applicant: HITACHI LTD

(22)Date of filing:

29.11.1996 (72)Invent

(72)Inventor: KONDO NOBUKAZU


TANAKA TOSHIO

KOHIYAMA TOMOHISA

# (54) BUS CONTROLLER AND BUS UNIT

### (57) Abstract:

PROBLEM TO BE SOLVED: To provide a bus controller, that can improve the performance of standard bus while maintaining the compatibility of standard bus. SOLUTION: When an information processing systems is constituted so as to execute data transfer from a transmission side module to a reception side module through plural modules, system buses 26 (26-1 to 26-4) and bus interfaces 14 and 22 or the like, a system bus unit 40 is provided with an internal bus according to a 2nd protocol having a transmission speed higher than that of data in the system buses 26 and protocol converting parts 41 and 42 provided between the system buses 26 and the internal bus so as to execute protocol conversion between these data. The data applied to the bus unit 40 are converted to the data of 2nd protocol by the correspondent protocol converting part, transferred through the internal bus, converted to the data of 1st protocol again by the reception side protocol converting part and transferred.



## **LEGAL STATUS**

[Date of request for examination]

14.09.1999

[Date of sending the examiner's decision of

23.10.2001

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

ocaroning i Ao

• : . . .

decision of rejection]
[Date of extinction of right]

## (19)日本国特許庁(JP)

G06F 13/36

## (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平10-161973

(43)公開日 平成10年(1998) 6月19日

(51) Int.Cl.6

識別記号

320

 $\mathbf{F}$  I

G06F 13/36

320A

•.,

審査請求 未請求 請求項の数8 OL (全 14 頁)

(21)出願番号

特願平8-319922

(22)出願日

平成8年(1996)11月29日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72) 発明者 近藤 伸和

神奈川県川崎市麻生区王禅寺1099番地 株

式会社日立製作所システム開発研究所内

(72)発明者 田中 利男

神奈川県海老名市下今泉810番地 株式会

社日立製作所オフィスシステム事業部内

(72) 発明者 小桧山 智久

神奈川県川崎市麻生区王禅寺1099番地 株


式会社日立製作所システム開発研究所内

(74)代理人 弁理士 富田 和子

## (54) 【発明の名称】 パス制御装置およびパスユニット

#### (57)【要約】

【課題】 標準バスの互換性を維持しつつ、標準バスの性能を向上させるバス制御装置を提供することにある。 【解決手段】 複数のモジュールと、システムバス26およびバスインタフェース14、22などを介して、送信側のモジュールから受信側のモジュールへのデータ転送を実行する情報処理システムにおいて、システムバスコニット40は、システムバス中のデータの伝送速度よりも高速な伝送速度をもつ第2のプロトコルにしたがった内部バス、並びに、システムバスと内部バスとの間に設けられ、これらのデータの間のプロトコル変換を実行するプロトコル変換部41、42などを備えている。バスユニット40に与えられたデータは、対応するプロトコル変換部により、第2のプロトコルのデータに変換されて内部バス中を転送され、受信側のプロトコル変換部により、第1のプロトコルのデータに再度変換されて転送される。



【特許請求の範囲】

【請求項1】 複数のモジュールと、前記複数のモジュ ールと接続され、前記複数のモジュールからのデータ を、共通の第1のバスの第1のプロトコルに対応させ て、当該第1のバスに送出し、或いは、第1のバスから のデータを受け入れて、対応するモジュールに転送する バスインタフェースとを有し、送信側のモジュールから 受信側のモジュールへのデータ転送を実行する情報処理 システムにおいて、

1

前記第1のバスから独立し、かつ、第1のバス中のデー 10 タの伝送速度よりも高速な伝送速度をもつ第2のプロト コルにしたがった、少なくとも一つの第2のバスと、 第1のバスと第2のバスとの間に設けられ、第1のバス 中のデータと第2のバス中のデータとの間のプロトコル 変換を実行する複数のプロトコル変換手段であって、各 々が、前記バスインタフェースと、それぞれ接続された 複数のプロトコル変換手段とを備え、

複数のモジュールのうちの一つからバスインタフェース に与えられたデータが、対応するプロトコル変換手段に より、第2のプロトコルにしたがったデータに変換され 20 て第2のバス中を転送され、受信側のモジュールに接続 された受信側のバスインタフェースに対応するプロトコ ル変換手段により、第1のプロトコルにしたがってデー タに再度変換されて、受信側のバスインタフェースを介 して、受信側のモジュールに転送されるように構成され たことを特徴とするバス制御装置。

【請求項2】 前記第2のバスが、複数のバスにより構 成され、

さらに、各々が、前記プロトコル変換部にそれぞれ接続 され、前記複数のバスの何れかと、対応するプロトコル 30 変換部とを接続するための、複数のバススイッチを備 え、プロトコル変換部から第1のバスおよびバスインタ フェースを介して接続されたモジュールが競合しない限 り、前記複数のバスにより、並列的にデータが転送され るように構成されたことを特徴とする請求項1に記載の バス制御装置。

【請求項3】 さらに、前記第2のバスが、前記プロト コル変換部と接続されたクロスバスイッチから構成さ れ、プロトコル変換部から第1のバスおよびバスインタ フェースを介して接続されたモジュールが競合しない限 40 り、前記クロスバスイッチにより、並列的にデータが転 送されるように構成されたことを特徴とする請求項1に 記載のバス制御装置。

【請求項4】 前記第2のバスのプロトコルが、前記第 1のバスのプロトコルと、その動作周波数を除き、同一 であることを特徴とする請求項1ないし3の何れか一項 に記載のバス制御装置。

【請求項5】 複数のモジュールと、前記複数のモジュ ールと接続され、前記複数のモジュールからのデータ を、共通の第1のバスの第1のプロトコルに対応させ

て、当該第1のバスに送出し、或いは、第1のバスから のデータを受け入れて、対応するモジュールに転送する バスインタフェースとを有し、送信側のモジュールから 受信側のモジュールへのデータ転送を実行する情報処理 システムにおいて、

前記第1のバスから独立した、複数の第2のバスと、 第1のバスと第2のバスとの間に設けられ、各々がバス インタフェースと接続された複数のバススイッチであっ て、前記複数の第2のバスの何れかと、対応するバスイ ンタフェースとを接続するための複数のバススイッチを 備え、

複数のモジュールのうちの一つからバスインタフェース に与えられたデータが、該バスインタフェースに接続さ れた何れかのバススイッチを介して、複数の第2のバス の何れか中を転送され、受信側のバスインタフェースに 接続されたバススイッチを介して、受信側のモジュール に転送されるように構成され、かつ、

第1のバスおよびバスインタフェースを介して前記バス スイッチに接続されたモジュールが競合しない限り、前 記複数のバスにより、並列的にデータが転送されるよう に構成されたことを特徴とするバス制御装置。

【請求項6】 複数のモジュールと接続され、前記複数 のモジュールからのデータを、共通の第1のバスの第1 のプロトコルに対応させて、当該第1のバスに送出し、 或いは、第1のバスからのデータを受け入れるバスイン タフェースとを有する情報処理システムにおいて、前記 システムに着脱可能であり、かつ、システム装着時に、 前記第1のバスの各々に接続されて、送信側のバスイン タフェースから受信側のバスインタフェースへのデータ 転送を実行するバスユニットであって、

前記第1のバスから独立し、かつ、第1のバス中のデー タの伝送速度よりも高速な伝送速度をもつ第2のプロト コルにしたがった、少なくとも一つの第2のバスと、 前記バスインタフェースの各々に接続された第1のバス と、それぞれ接続され、第1のバス中のデータと第2の バス中のデータとの間のプロトコル変換を実行する複数 のプロトコル変換手段とを備え、

送信側のバスインタフェースから第1のバスを介して与 えられたデータが、対応するプロトコル変換手段によ り、第2のプロトコルにしたがったデータに変換されて 第2のバス中を転送され、受信側のバスインタフェース に対応するプロトコル変換手段により、第1のプロトコ ルにしたがってデータに再度変換されて、変換されたデ ータが、受信側のバスインタフェースに、対応する第1 のバスを介して転送されるように構成されたことを特徴 とするバスユニット。

【請求項7】 複数のモジュールと接続され、前記複数 のモジュールからのデータを、共通の第1のバスの第1 のプロトコルに対応させて、当該第1のバスに送出し、 50 或いは、第1のバスからのデータを受け入れるバスイン

3

タフェースとを有する情報処理システムにおいて、前記システムに着脱可能であり、かつ、システム装着時に、前記第1のバスの各々に接続されて、送信側のバスインタフェースへのデータ転送を実行するバスユニットであって、

前記第1のバスから独立した、複数の第2のバスと、 前記バスインタフェースの各々と接続された第1のバス と、それぞれ接続され、前記複数の第2のバスの何れか と、対応するバスインタフェースとを接続するための複 数のバススイッチを備え、

送信側のバスインタフェースから第1のバスを介して与えられたデータが、該バスインタフェースに接続された何れかのバススイッチを介して、複数の第2のバスの何れかを介して転送され、受信側のバスインタフェースに接続されたバススイッチを介して、該受信側のバスインタフェースにデータが転送されるように構成され、かつ、

第1のバスおよびバスインタフェースを介して前記バススイッチに接続されたモジュールが競合しない限り、前記複数のバスにより、並列的にデータが転送されるように構成されたことを特徴とするバスユニット。

【請求項8】 前記バスユニットが、前記システムに着脱可能な単一の基板から構成されることを特徴とする請求項6または7に記載のバスユニット。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、パーソナルコンピュータなどの情報処理装置のバスを制御するバス制御装置に関し、より詳細には、バスの標準化された情報処理装置において、高速にデータの転送が可能なバス制御装 30 置に関する。

#### [0002]

【従来の技術】パーソナルコンピュータなど各種情報処理装置においては、一般的には、プロセッサ間を接続するプロセッサバス、主記憶装置と接続されたメモリバスに加え、システムバス、I/Oバスなどの標準バスが、階層的に接続されている。このような各種のバスを備えた情報処理装置の構成は、たとえば、特開平5-233528号公報に開示されている。

【0003】図8は、このような従来の各種のバスを備 40 えた情報処理装置の構成を示す図である。図8に示すように、情報処理装置10'には、プロセッサ12-1、12-2、・・・、バス・メモリインタフェース14とを相互に接続するプロセッサバス16と、主記憶装置18とバス・メモリインタフェース16とを相互に接続するメモリバス20、バス・メモリインタフェース16と、I/Oバスアダプタ22、高速I/O24-1および24-2とを相互に接続するシステムバス26、並びに、I/Oバスアダプタ22と、I/O28-1および28-2とを相互に接続するI/Oバス30が設けられ 50

ている。

【0004】これら情報処理装置を構成するもののう ち、プロセッサ12、バスメモリインタフェース14、 これらを接続するプロセッサバス16、主記憶装置1 8、主記憶装置18とバス・メモリインタフェースとを 接続するメモリバス20は、単一の基板などにユニット 化されて、情報処理装置内に配置され、システムバス2 6、1/0バスアダプタ22などは、他の基板などに一 或いは複数にユニット化されて情報処理装置内に配置さ 10 れている。このように複数のバスを設け、かつ、複数の ユニットに分けることは以下の理由による。すなわち、 プロセッサバスやメモリバスは、新しい高速なプロセッ サが開発されるたびに、動作周波数の向上が要求される ため、プロセッサの交換などに応じて変更されるべきで あるのに対して、システムバスやI/Oバスは、数世代 にわたって共通のI/O装置(たとえば、フロッピーデ ィスク装置、ハードディスク装置)、基板或いは部品な どを利用するために、一定の動作周波数およびプロトコ ルにて使用されることによる。

#### 20 [0005]

【発明が解決しようとする課題】このような従来の標準バスを装備した情報処理装置においては、数世代にわたって共通のI/O装置、基板或いは部品を活用できるという利点がある一方、プロセッサやメモリをより高速なものに交換しても、これらの性能向上に見合ったデータ転送の高速化を実現できないという問題点がある。 その一方、システムバスやI/Oバスは、接続されたI/O装置との整合を図るため、標準バスであるのが好ましい。

【0006】また、図8に示すような、従来の情報処理装置において、バス・メモリインタフェース14とI/Oバスアダプタ22との間のデータ転送(たとえば、主記憶装置とハードディスク間のDMA転送など)の期間中に、高速I/O24-1と高速I/O24-2との間のデータ転送(たとえば、CD-ROMドライブからグラフィックスボードへのデータの直接転送など)ができないという問題点があった。特に、画像データや音声データの転送の場合、データ転送の待ち時間が大きいと得られた画像や音声が途中でとだえてしまう。

【0007】本発明の目的は、標準バスの互換性を維持しつつ、すなわち、従来のI/O装置、基板、或いは、 部品との適切な接続性を維持しつつ、標準バスの性能を 向上させるバス制御装置およびバスユニットを提供する ことにある。

【0008】また、本発明の他の目的は、並列にデータを高速に転送し、データ転送の待ち時間をより小さくするバス制御装置およびバスユニットを提供することにある。

### [0009]

【課題を解決するための手段】本発明の目的は、複数の

モジュールと、前記複数のモジュールと接続され、前記 複数のモジュールからのデータを、共通の第1のバスの 第1のプロトコルに対応させて、当該第1のバスに送出 し、或いは、第1のバスからのデータを受け入れて、対 応するモジュールに転送するバスインタフェースとを有 し、送信側のモジュールから受信側のモジュールへのデ ータ転送を実行する情報処理システムにおいて、前記第 1のバスから独立し、かつ、第1のバス中のデータの伝 送速度よりも高速な伝送速度をもつ第2のプロトコルに したがった、少なくとも一つの第2のバスと、第1のバ 10 スと第2のバスとの間に設けられ、第1のバス中のデー タと第2のバス中のデータとの間のプロトコル変換を実 行する複数のプロトコル変換手段であって、各々が、前 記バスインタフェースと、それぞれ接続された複数のプ ロトコル変換手段とを備え、複数のモジュールのうちの 一つからバスインタフェースに与えられたデータが、対 応するプロトコル変換手段により、第2のプロトコルに したがったデータに変換されて第2のバス中を転送さ れ、受信側のモジュールに接続された受信側のバスイン タフェースに対応するプロトコル変換手段により、第1 のプロトコルにしたがってデータに再度変換されて、受 信側のバスインタフェースを介して、受信側のモジュー ルに転送されるように構成されたことを特徴とするバス 制御装置により達成される。

【0010】本発明によれば、第1のプロトコルよりも、そのデータ転送速度の高速な第2のプロトコルにしたがってデータが第2のバス中を転送されるため、標準バスとの互換性を維持しつつ、データ転送の性能を向上させることが可能となる。

【0011】本発明の好ましい実施態様においては、前 30 待ち時間を小さくすることが可能となる。 記第2のバスが、複数のバスにより構成され、さらに、 各々が、前記プロトコル変換部にそれぞれ接続され、前記複数のバスの何れかと、対応するプロトコル変換部とを接続するための、複数のバススイッチを備え、プロトコル変換部から第1のバスおよびバスインタフェースを介して接続されたモジュールが競合しない限り、前記複数のバスにより、並列的にデータが転送されるように構数のバスにより、並列的にデータが転送されるように構成されている。

【0012】これにより、データの並列性を実現でき、 データ転送の待ち時間をより小さくすることが可能とな 40 る。

【0013】また、本発明の好ましい実施態様においては、さらに、前記第2のバスが、前記プロトコル変換部と接続されたクロスバスイッチから構成され、プロトコル変換部から第1のバスおよびバスインタフェースを介して接続されたモジュールが競合しない限り、前記クロスバスイッチにより、並列的にデータが転送されるように構成されている。

【0014】本発明のさらに好ましい実施態様においては、前記第2のバスのプロトコルが、前記第1のバスの 50

プロトコルと、その動作周波数を除き、同一である。これにより、プロトコル変換によりオーバーヘッドを大きくせずに、プロトコル変換を実現することが可能となる。

【0015】本発明の別の実施態様においては、複数の モジュールと、前記複数のモジュールと接続され、前記 複数のモジュールからのデータを、共通の第1のバスの 第1のプロトコルに対応させて、当該第1のバスに送出 し、或いは、第1のバスからのデータを受け入れて、対 応するモジュールに転送するバスインタフェースとを有 し、送信側のモジュールから受信側のモジュールへのデ ータ転送を実行する情報処理システムにおいて、バス制 御装置は、前記第1のバスから独立した、複数の第2の バスと、第1のバスと第2のバスとの間に設けられ、各 々がバスインタフェースと接続された複数のバススイッ チであって、前記複数の第2のバスの何れかと、対応す るバスインタフェースとを接続するための複数のバスス イッチを備え、複数のモジュールのうちの一つからバス インタフェースに与えられたデータが、該バスインタフ ェースに接続された何れかのバススイッチを介して、複 数の第2のバスの何れか中を転送され、受信側のバスイ ンタフェースに接続されたバススイッチを介して、受信 側のモジュールに転送されるように構成され、かつ、第 1のバスおよびバスインタフェースを介して前記バスス イッチに接続されたモジュールが競合しない限り、前記 複数のバスにより、並列的にデータが転送されるように 構成されている。

【0016】これにより、標準バスの互換性を維持しつつ、データを並列に転送することにより、データ転送の 待ち時間を小さくすることが可能となる。

【0017】別の見地からみると、本発明の目的は、複 数のモジュールと接続され、前記複数のモジュールから のデータを、共通の第1のバスの第1のプロトコルに対 応させて、当該第1のバスに送出し、或いは、第1のバ スからのデータを受け入れるバスインタフェースとを有 する情報処理システムにおいて、前記システムに着脱可 能であり、かつ、システム装着時に、前記第1のバスの 各々に接続されて、送信側のバスインタフェースから受 信側のバスインタフェースへのデータ転送を実行するバ スユニットであって、前記第1のバスから独立し、か つ、第1のバス中のデータの伝送速度よりも高速な伝送 速度をもつ第2のプロトコルにしたがった、少なくとも 一つの第2のバスと、前記バスインタフェースの各々に 接続された第1のバスと、それぞれ接続され、第1のバ ス中のデータと第2のバス中のデータとの間のプロトコ ル変換を実行する複数のプロトコル変換手段とを備え、 送信側のバスインタフェースから第1のバスを介して与 えられたデータが、対応するプロトコル変換手段によ り、第2のプロトコルにしたがったデータに変換されて 第2のバス中を転送され、受信側のバスインタフェース に対応するプロトコル変換手段により、第1のプロトコルにしたがってデータに再度変換されて、変換されたデータが、受信側のバスインタフェースに、対応する第1のバスを介して転送されるように構成されたことを特徴とするバスユニットにより達成される。

【0018】さらに、別の態様においては、複数のモジ ュールと接続され、前記複数のモジュールからのデータ を、共通の第1のバスの第1のプロトコルに対応させ て、当該第1のバスに送出し、或いは、第1のバスから のデータを受け入れるバスインタフェースとを有する情 10 報処理システムにおいて、前記システムに着脱可能であ り、かつ、システム装着時に、前記第1のバスの各々に 接続されて、送信側のバスインタフェースから受信側の バスインタフェースへのデータ転送を実行するバスユニ ットは、前記第1のバスから独立した、複数の第2のバ スと、前記バスインタフェースの各々と接続された第1 のバスと、それぞれ接続され、前記複数の第2のバスの 何れかと、対応するバスインタフェースとを接続するた めの複数のバススイッチを備え、送信側のバスインタフ ェースから第1のバスを介して与えられたデータが、該 20 バスインタフェースに接続された何れかのバススイッチ を介して、複数の第2のバスの何れかを介して転送さ れ、受信側のバスインタフェースに接続されたバススイ ッチを介して、該受信側のバスインタフェースにデータ が転送されるように構成され、かつ、第1のバスおよび バスインタフェースを介して前記バススイッチに接続さ れたモジュールが競合しない限り、前記複数のバスによ り、並列的にデータが転送されるように構成されてい る。

【0019】バスユニットは、前記システムに着脱可能 30 な単一の基板から構成されるのが好ましい。これにより、基板を装着することにより、容易に、データ転送を高速化することが可能となる。

## [0020]

【発明の実施の形態】以下、添付図面を参照して、本発明の実施の形態につき、説明を加える。図1は、本発明に実施の形態にかかるバス制御装置(システムバスユニット)を使用した情報処理装置の構成を示すブロックダイヤグラムである。図1において、図8に示す従来の情報処理装置の構成部品と同じものには、同じ符号を付し40ている。

【0021】図1に示すように、情報処理装置10は、プロセッサ12-1、12-2、・・・、バス・メモリインタフェース14、これらの間を接続するプロセッサバス16、主記憶装置18、主記憶装置18とバス・メモリインタフェース14との間を接続するメモリバス20、1/Oバスアダプタ22、フロッピーディスク装置などの1/O28-1、28-2、・・・、これらの間を相互接続する1/Oバス30、高速1/O24-1、24-2、・・・、並びに、バス・メモリインタフェー 50

ス14、I/Oバスアダプタ22および高速I/O24-1、24-2、・・・と、システムバス26-1、26-2、26-3、26-4、・・・を介して接続されたシステムバスユニット40を備えている。

【0022】本実施の形態において、プロセッサ12、バスメモリインタフェース14、プロセッサバス16、主記憶装置18およびメモリバス20は、一つのユニットを形成している。また、システムバス26-1、26-2、26-3、26-4は、図8に示す従来のシステムバス26と同一のプロトコルを有し、かつ、I/Oバス30も、図8に示す従来のI/Oバス30と同一のプロトコルを有している。たとえば、システムバスは、PCIバスであるが、他の標準バス(たとえば、VMEバスなど)であっても良い。

【0023】本実施の形態において、システムバスユニットは、単一の基板上に一つのユニットとして形成され、この基板を取り付けることにより、システムバス26-1ないし26-4が、それぞれ、システムバスユニット10と接続されるようになっている。その一方、基板を取り外すことにより、情報処理装置は、図8に示す従来の情報処理装置と同様な構成となる。高速I/O24-1、24-2、・・・は、画像RAM、D/A変換器或いはA/D変換器など、画像信号や音声信号など、高速に伝達すべき信号を扱うデバイスに対応する。

【0024】システムバスユニット40は、後に詳述するように、システムバス26におけるデータ転送よりも、高速にデータを伝送可能なプロトコルにしたがって、データ転送ができるようになっている。図2は、システムバスユニット40およびその周辺の構成を示すブロックダイヤグラムである。

【0025】図2に示すように、システムバスユニット 40は、システムバス26-1ないし26-4に、それ ぞれ接続され、システムバスのプロトコルの入力信号 を、システムバスユニット40内のプロトコルの信号に 変換し、或いは、システムバスユニット40内のプロト コルの信号を、システムバスのプロトコルの出力信号に 変換するプロトコル変換部41ないし44と、プロトコ ル変換部41ないし44と、システムバスユニット40 内の二系統のバスの何れかとを、それぞれ接続するバス スイッチ45ないし48と、バススイッチ45ないし4 8の一方の入出力端と接続された第1の内部バス49 と、バススイッチ45ないし48の他方の入出力端と接 続された第2の内部バス50と、内部バスの使用権を管 理する内部バスアービタ52とを備えている。また、第 1の内部バス49および第2の内部バス50において は、システムバス26-1ないし26-4中を伝送され るデータよりも、高速(たとえば、2倍程度)の動作周 波数にて、データが伝送されるようになっている。

【0026】バススイッチ45ないし48の各々には、 内部バスアービタ52に、内部バスの使用権を要求する 使用権要求信号を出力し、或いは、内部バスアービタ52からの、内部バスの使用権を許可する使用権許可信号を受け入れ、これらにしたがって、バススイッチ45を切り換えるための内部バス使用権制御部55ないし59が設けられている。

【0028】さらに、内部バスアービタ52は、バス・メモリインタフェース14、I/Oバスアダプタ22、高速I/O24-1、24-2からのシステムバスユニ 20ット使用権要求信号(たとえば、符号413)を受け入れ、これに応答して、システムバスユニット使用許可信号(たとえば、符号417)を、バス・メモリインタフェース14などに出力するようになっている。

【0029】このように構成された情報処理装置、特に、システムバスユニット40の作動につき説明する。 図4(a)および(b)は、システムバスユニット40の内部バスアービタ52による内部バス使用権の調停手順を示すフローチャートである。このフローチャートを参照しつつ、具体的に、あるデバイスから他のデバイス 30へのデータ転送を説明する。

【0030】まず、I/Oバスアダプタ22から、バス・メモリインタフェース14にデータを転送する場合に、I/Oバスアダプタ22は、システムバスユニット40の内部バスアービタ52に、システムバスユニット使用権要求信号(図3の符号414参照)を与える。このような場合に、図4(a)のフローチャートのステップ451において、イエス(Y)と判断される。

【0031】内部バスアービタ52は、次いで、第1の内部バス50が未使用であるか否かを判断する(ステップ452)。ステップ452においてノー(N)と判断されると、内部バスアービタ52は、第2の内部バス51が未使用であるか否かを判断する(ステップ453)。第1および第2の内部バス50、51の双方が使用中である場合には、ステップ452に戻り、何れかのバスが未使用になるまで、ステップ452および453を繰り返す。

【0032】第1の内部バス50或いは第2の内部バス 51の何れかが未使用である場合に、内部バスアービタ 52は、I/Oバスアダプタ22に、システムバスユニ 50

ット使用許可信号(図3の符号418参照)を与える (ステップ454)。なお、内部バスアービタ52は、 同時に複数のデバイス(モジュール)から、システムバス使用権要求信号が与えられた場合に、予め定められた 優先順位にしたがって、いずれかのデバイス(モジュール)にシステムバス使用許可信号を与える。一般に、フロッピーディスクなどのI/Oに接続されたI/Oバスアダプタの優先順位と比較して、画像RAMなどに対応する高速I/Oの優先順位の方が高くなるように定められている。

10

【0033】システムバスユニット使用許可信号が与えられると、1/Oバスアダプタ22は、システムバス26-2を介して、システムバスユニット40に、システムバスのプロトコルにしたがったデータを転送する。システムバスユニット40においては、プロトコル変換部42がデータを受け入れ、システムバスのプロトコルにしたがったデータを、内部バスのプロトコルにしたがったデータに変換する。次いで、バススイッチ46の内部バス使用権制御部56は、内部バスアービタ52に、内部バス使用権要求信号(図3のBREQ2)を出力する。

【0034】このような場合に、図4(b)の図4のステップ461において、イエス(Y)と判断される。内部バスアービタ52は、第1の内部バス50が未使用であるか否かを判断する(ステップ462)。ステップ462においてノー(N)と判断されると、内部バスアービタ52は、第2の内部バス51が未使用であるか否かを判断する(ステップ463)。第1および第2の内部バス50、51の双方が使用中である場合には、ステップ462に戻り、何れかのバスが未使用になるまで、ステップ462および463を繰り返す。

【0035】第1の内部バス50或いは第2の内部バス51の何れかが未使用である場合に、内部バスアービタ52は、バススイッチ46の内部バス使用権制御部56に、内部バス使用許可信号(図3のBACK2A或いはBACK2B)を与える(ステップ464または465)。なお、内部バスアービタ52は、同時に複数のバススイッチの内部バス使用権制御部から、内部バス使用権要求信号が与えられた場合に、予め定められた優先順位にしたがって、いずれかの内部バス使用権制御部に内部バス使用許可信号を与える。この優先順位は、プロトコル変換部および第1のバスなどを介して接続されたモジュールの優先順位と同一である。

【0036】第1の内部バスの使用許可信号(BACK2A)がバス使用権制御部56に与えられた場合には、バススイッチ46の出力側は、第1の内部バス50と接続され、プロトコル変換部42から出力された、内部バスのプロトコルにしたがったデータが、第1の内部バス50に送出される。或いは、第2の内部バスの使用許可信号(BACK2B)がバス使用権制御部56に与えら

れた場合には、プロトコル変換部42から、内部バスの プロトコルにしたがったデータが、第2の内部バス51 に送出される。

【0037】プロトコル変換部41ないし44は、それぞれ、自己がデータ送出に使用していない内部バスの内容 (特に、アドレス)を、関連するバススイッチ45ないし48を介して、常に監視している。したがって、内部バス上に表れたデータのアドレス値が、予め自己或いは自己に接続されたデバイス(モジュール)に割り当てられた値に対応する場合には、関連するバススイッチ45ないし48を介して、このデータを受け入れるようになっている。

【0038】上述した例において、バススイッチ46を 介して第1の内部バス50にデータが送出された場合 に、バス・メモリインタフェース14に接続されたプロ トコル変換部41は、第1の内部バス50に送出された データが、自己に関連するものであると判断し、バスス イッチ45に、第1の内部バス50のデータを受け入れ るように指示する。これにより、バススイッチ45を介 して、プロトコル変換部41に、データが伝達される。 【0039】プロトコル変換部41は、第1の内部バス 50からの、内部バスのプロトコルにしたがったデータ を、システムバスのプロトコルにしたがったデータに変 換して、システムバス26-1に出力する。システムバ ス26-1上に与えられたデータは、バス・メモリイン タフェース14に伝達される。このようにして、I/O バスアダプタ22から、バス・メモリインタフェース1 4にデータが転送される。

【0040】次に、第1の内部バス50を用いて、I/Oバスアダプタ22からバス・メモリインタフェース14にデータを転送している際に、高速I/024-1から高速I/024-2に、データを転送する必要が生じた場合につき、説明する。

【0041】このようなときに、高速 I / O 24-1は、システムバスユニット40の内部バスアービタ52に、システムバスユニット使用権要求信号(図3の符号415参照)を与える。これに応答して、内部バスアービタ52の処理中、図6(a)のステップ451においてイエスと判断され、次いで、第1の内部バス50が未使用であるか否かが判断される(ステップ452)。

【0042】上述したように、第1の内部バス50は、 I/Oバスアダプタ22からバス・メモリインタフェース14へのデータ転送のために使用されているため、ステップ452においては、ノー(N)と判断される。次に、内部バスアービタ52は、第2の内部バス51が未使用であるか否かを判断し(ステップ453)、未使用である場合(ステップ453)には、高速I/O24-1に、システムバスユニット使用許可信号(図3の符号419参照)を与える(ステップ454)。

【0043】システムバスユニット使用許可信号が与え られると、高速 I / O 2 4 - 1 は、システムバス 2 6 -3を介して、システムバスユニット40に、システムバ スのプロトコルにしたがったデータを転送する。システ ムバスユニット40においては、プロトコル変換部43 がデータを受け入れ、システムバスのプロトコルにした がったデータを、内部バスのプロトコルにしたがったデ ータに変換する。次いで、バススイッチ47の内部バス 使用権制御部57は、内部バスアービタ52に、内部バ ス使用権要求信号(図3のBREQ3)を出力する。内 部バスアービタ52は、内部バス使用権要求信号(BR EQ2) の受理に応答して、ステップ461、462、 463および465の処理を実行する。前述したよう に、第1の内部バス50は、既に、他のデータ転送のた めに使用されているため、ステップ462においてはノ ー (N) と判断され、その一方、第2の内部バス51 は、未使用であるため、ステップ463においてはイエ ス (Y) と判断される。ステップ465において、第2 の内部バスの内部バス使用許可信号(図3のBACK3 B)が、内部バス使用権制御部57に与えられる。これ により、バススイッチ47の出力側は、第2の内部バス 51と接続され、プロトコル変換部43から出力され た、内部バスのプロトコルにしたがったデータが、第2 の内部バス52に送出される。

12

【0044】上述したように、データが第2の内部バス52に送出されると、高速I/O24-2に接続されたプロトコル変換部44は、第2の内部バス51に送出されたデータが、自己に関連するものと判断し、バススイッチ48に、第2の内部バス51のデータを受け入れるように指示する。これにより、バススイッチ48を介して、プロトコル変換部44に、データが伝達される。

【0045】プロトコル変換部44は、第2の内部バス51からの、内部バスのプロトコルにしたがったデータを、システムバスのプロトコルにしたがったデータに変換して、システムバス26-4に出力する。システムバス26-4上に与えられたデータは、高速I/O24-2に伝達される。このようにして、高速I/O24-1から、高速I/O24-2にデータが転送される。

【0046】図2において、実線にて表わした矢印319が、システムバスユニット40を介したI/Oバスアダプタ22からバス・メモリインタフェース14へのデータの流れを示し、その一方、破線にて表わした矢印320が、システムバスユニット40を介した高速I/O24-1から高速I/O24-2へのデータの流れを示している。

【0047】なお、システムバスユニット40を介して I/Oバスアダプタ22からバス・メモリインタフェー ス14ヘデータが転送されている際に、高速I/O24 -1或いは24-2から、I/Oバスアダプタ22また 50 はバスメモリインタフェース14へのデータ転送が要求

14

された場合につき、以下に簡単に説明する。

13

【0048】前述したように、この実施の形態において は、第1の内部バス50および第2の内部バス51にお いて、システムバス中を伝送されるデータよりも、より 高速な作動周波数にて、データが伝送されるようにし て、データの高速転送を実現している。また、バスシス テムユニット40内のデータ転送は、図5(a)に示す ように、送信側のプロトコル変換部が、内部バスにアド レスを送出した後に、データを送出し、データを送出し ている間、データストローブ (DS) 信号をローレベル にして、内部バス中にデータが与えられていることを示 している。受信側のプロトコル変換部は、データの受理 が終了すると、DACK信号を、送信側のプロトコル変換部 に与え、それに応答して、DS信号がハイレベルとな り、あるアドレスに対応するデータの送受信が終了す る。その一方、図5 (b) に示すように、受信側のプロ トコル変換部から、DACK信号が与えられないと、送信側 のプロトコル変換部は、データを出力し続け、かつ、D S信号をローレベルに維持する。

【0049】したがって、上述した場合に、高速 I / O 24-1或いは高速 I / O 24-2から、I / Oバスアダプタ22、バス・メモリインタフェース14の一方に、データが与えられた場合に、I / Oバスアダプタ22またはバス・メモリインタフェース14に対応するプロトコル変換部46または45から送信側のプロトコル変換部43または44に、DACK信号が与えられないため、送信側のプロトコル変換部43または44は、DACK信号が与えられるまで、送出したデータを維持する。

【0050】受信側のプロトコル変換部46または45において、先行するデータの受信が終了すると、次いで、プロトコル変換部43または44からのデータを受信し、受信が終了すると、DACK信号を、プロトコル変換部43または44に与える。また、他のプロトコル変換部にて、競合が生じた場合にも同様の処理が実行される。

【0051】本実施の形態によれば、各デバイス(モジュール)にシステムバスを介して接続されたプロトコル変換部により、システムバスにおけるデータの伝送よりもより高速なデータ伝送を実現するプロトコルにしたがって、データが変換される。次いで、内部バスを介して、受信側のプロトコル変換部にデータが伝達され、受信側のプロトコル変換部において、受信されたデータが、システムバスのプロトコルにしたがったデータに変換され、対応するデバイス(モジュール)に伝達される。したがって、標準バスの互換性を維持しつつ、データの転送を高速化することが可能となる。

【0052】また、本実施の形態によれば、システムバスユニット40には、第1の内部バス50および第2の内部バス51が設けられているため、デバイス(モジュール)が競合しない場合には、データ転送を並列化し

て、同時に実行することができ、デバイス間のデータ転送の際の待ち時間を短縮することが可能となる。特に、プロセッサのI/OアクセスやDMAアクセスと並行して、I/O間のデータ転送を実行する際などに、その効果が顕著になる。

【0053】次に、本発明の第2の実施の形態にかかる システムバスユニットにつき説明を加える。この実施の 形態にかかるシステムバスユニットを用いた情報処理装 置は、図1のものと同一である。図6は、第2の実施の 形態にかかるシステムバスユニットおよびその周辺の構 成を示すブロックダイヤグラムである。図6において、 第1の実施の形態にかかる構成と同じものには、同一の 符号を付している。図6に示すように、システムバスユ ニット100は、システムバス26-1ないし26-4 を介して、バス・メモリインタフェース14、I/Oバ スアダプタ22、高速 I/O24-1および高速 I/O 24-2と、それぞれ接続された、プロトコル変換部4 1ないし44、クロスバスイッチ101、制御部102 およびアドレステーブル103を備えている。プロトコ ル変換部41ないし44は、それぞれ、クロスバスイッ チの一つの端子と接続されている。また、第1の実施の 形態と同様に、システムバスユニット100内では、シ ステムバス中を伝送されるデータよりも高速(たとえ ば、2倍程度)の動作周波数にて、データが伝送される ようになっている。

【0054】クロスバスイッチ101は、内部接点(図示せず)を閉じることにより、プロトコル変換部を相互に接続する。制御部102は、プロトコル変換部41ないし44からの要求にしたがって、アドレステーブル103を参照して、所定の接点を閉じるように、クロスバスイッチ101を制御する。アドレステーブル103には、クロスバスイッチ101に与えられたアドレスに基づき、どのプロトコル変換部どおしを接続するかを決定するためのデータが、予め記憶されている。

【0055】このように構成されたシステムバスユニット100を備えた情報処理装置において、I/Oバスアダプタ22からバス・メモリインタフェース14にデータを転送する場合に、I/Oバスアダプタ22からプロトコル変換部42に、システムバス26-2を介してデータが与えられると、プロトコル変換部42は、与えられた、システムバスのプロトコルにしたがったデータを、バスシステムユニット100内のデータ転送用のプロトコルにしたがったデータに変換し、得られたデータを、クロスバスイッチ101に出力する。

【0056】制御部102は、クロスバスイッチ101に与えられたデータに基づき、アドレステーブルを参照し、接続すべきクロスバスイッチ101中の内部接点を決定する。上述した場合には、所定の内部接点(図示せず)が接続されることにより、プロトコル変換部42か50らのデータが、プロトコル変換部41に送出される。

【0057】プロトコル変換部41は、これに応答して、受け入れたデータを、システムバスのプロトコルにしたがったデータに変換し、得られたデータを、システムバス26-1を介して、バス・メモリインタフェース14に転送する。これにより、I/Oバスアダプタ22からバス・メモリインタフェースへのデータ転送が実現される。

【0058】次に、I/Oバスアダプタ22からバス・メモリインタフェース14にデータを転送している際に、高速I/O24-1から高速I/O24-2に、デ 10ータを転送する必要が生じた場合につき説明する。

【0059】プロトコル変換部43に、システムバス26-3を介して高速I/O24-1プロトコル変換部42は、与えられた、システムバスのプロトコルにしたがったデータを、バスシステムユニット100内のデータ転送用のプロトコルにしたがったデータに変換し、得られたデータを、クロスバスイッチ101に出力する。

【0060】制御部102は、クロスバスイッチ101に与えられたデータに基づき、アドレステーブルを参照し、接続すべきクロスバスイッチ101中の内部接点を20決定する。このとき、制御部102は、デバイス(モジュール)の競合が生じていないことを確認し、生じていないときに、クロスバスイッチ101に、所定の接点を閉じるように指示する。所定の内部接点(図示せず)が接続されることにより、プロトコル変換部43からのデータが、プロトコル変換部44に送出される。

【0061】プロトコル変換部44は、これに応答して、受け入れたデータを、システムバスのプロトコルにしたがったデータに変換し、得られたデータを、システムバス26-4を介して、高速 I / O 2 4-2 に転送す 30 る。これにより、高速 I / O 2 4-1 から高速 I / O 2 4-2 へのデータ転送が実現される。このように、第 2 の実施の形態によっても、デバイス(モジュール)の競合がない限り、デバイス間のデータ転送を並列化して同時に実行することができ、データ転送の際の待ち時間を短縮することが可能となる。

【0062】また、第2の実施の形態によれば、内部バスの本数に制限されることなく、デバイス(モジュール)の競合がない限り、データ転送を並列化することが可能となる。

【0063】本発明は、以上の実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。

【0064】たとえば、前記実施の形態において、情報処理装置中に、3つの高速 I / O24-1、24-2を示したが、3つ以上の高速 I / Oが設けられ、これらがそれぞれ、システムバスを介して、システムバスユニットに接続されていても良い。

【0065】また、前記第1の実施の形態においては、

システムバスユニットに、2つの内部バス50、51を設け、所定の場合には、並列にデータが転送されるように構成しているが、内部バスが、1つであっても、データ転送の高速化を実現できることは明らかである。或いは、3つ以上の内部バスを設け、よりデータ転送の並列性を高めても良い。

16

【0066】さらに、前記実施の形態においては、システムバスユニットを、情報処理装置に着脱可能な単一の基板に形成しているが、これに限定されるものではなく、内部に基板を含むようなスイッチなどに、システムバスユニットを形成しても良い。

【0067】また、前記実施の形態において、内部バスを介して転送されるデータのプロトコルは、システムバス中で伝送されるデータの伝送速度よりも、高速な動作周波数にて、データを伝送できるものとなっているが、これに限定されるものではなく、たとえば、アドレスとデータとを並列に送信できるようなプロトコルを採用しても良い。

【0068】さらに、本発明において、プロトコル変換部を設けずに、バススイッチおよび複数の内部バスを用いて、システムバスユニットを構成することも可能である。図7は、このように構成されたシステムバスユニットの他の例を示すブロックダイヤグラムである。図7において、図2に示すシステムバスユニット40の構成部分と同一のものには、同一の番号を付している。図7に示すように、このシステムバスユニット70は、図2のシステムバスユニットからプロトコル変換部41ないし44が削除され、システムバス26-1ないし26-4が、バススイッチ45ないし48に、それぞれ、直接接続されている。内部バス50、51中を伝送されるデータのプロトコルは、システムバス中を伝送されるデータのプロトコルは、システムバス中を伝送されるデータのものと同一である。

【0069】このように構成されたシステムバスユニット70の作動は、プロトコル変換部におけるプロトコル変換が省略されたことを除き、第1の実施の形態のものと同様である。したがって、この実施の形態によれば、モジュールの競合がない限り、データを並列的に転送することが可能となり、このような場合に、データの高速転送を実現することが可能となる。

【0070】さらに、本明細書において、手段とは必ずしも物理的手段を意味するものではなく、各手段の機能が、ソフトウェアによって実現される場合も包含する。さらに、一つの手段の機能が、二つ以上の物理的手段により実現されても、若しくは、二つ以上の手段の機能が、一つの物理的手段により実現されてもよい。

#### [0071]

40

【発明の効果】本発明によれば、パーソナルコンピュータを始めとする各種情報処理装置において、標準バスであるシステムバス中に、システムバスユニットを配置することにより、従来のシステムバスとの互換性を保ちつ

つ、すなわち従来のIO装置やボードをそのまま活用し つつ、データ転送の性能を向上させることができる。

【0072】また、本発明によれば、転送速度の向上の みならず、データ転送を並列に実行できるため、特に、 プロセッサのI/Oアクセス或いはDMAアクセスと並 行して、I/O間の転送を実行する場合があるシステム では、更に効果が大きい。

【OO73】さらに、従来のI/O部品を活用できるた め、低価格なシステムを構築することが可能となる。

換性を維持しつつ、すなわち、従来のI/O装置、基 板、或いは、部品との適切な接続性を維持しつつ、標準 バスの性能を向上させるバス制御装置およびバスユニッ トを提供することが可能となり、また、並列にデータを 高速に転送し、データ転送の待ち時間をより小さくする バス制御装置およびバスユニットを提供することが可能 となる。

### 【図面の簡単な説明】

【図1】 図1は、本発明の第1の実施の形態にかかる システムバスユニットを使用した情報処理装置の構成を 20 示すブロックダイヤグラムである。

【図2】 図2は、第1の実施の形態にかかるシステム バスユニットおよびその周辺の構成を示すブロックダイ ヤグラムである。

【図3】 図3は、第1の実施の形態にかかるバススイ ッチと内部バスアービタとの間の信号を説明するための 図である。

【図4】 図4は、第1の実施の形態にかかる内部バス\*

\*アービタにて実行される処理を説明するための図であ

【図5】 図5は、内部バスを介したデータ転送を説明 するための図である。

【図6】 図6は、本発明の第2の実施の形態にかかる システムバスユニットおよびその周辺の構成を示すブロ ックダイヤグラムである。


【図7】 図7は、本発明にかかるシステムバスユニッ トのさらに他の例を示すブロックダイヤグラムである。

【0074】すなわち、本発明によれば、標準バスの互 10 【図8】 図8は、従来のシステムバスを使用した情報 処理装置の構成を示すブロックダイヤグラムである。


#### 【符号の説明】

	1 0	情報処理装置
	12-1, 12-2	プロセッサ
	1 4	バス・メモリインタフェース
	1 6	プロセッサバス
	1 8	主記憶装置
	2 0	メモリバス
	2 2	I /Oバスアダプタ
)	24-1, $24-2$	高速I/O
	26-1, 26-2, 26	5-3、26-4 システム
	バス	
	28-1, $28-2$	I /O
	4 0	システムバスユニット
	41, 42, 43, 44	プロトコル変換部
	45, 46, 47, 48	バススイッチ
	50,51	内部バス
	5 2	内部バスアービタ

#### 【図1】





[図2]




...

【図3】







...




•







## 【図8】



【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第3区分

【発行日】平成13年2月23日(2001.2.23)

【公開番号】特開平10-161973

【公開日】平成10年6月19日(1998.6.19)

【年通号数】公開特許公報10-1620

【出願番号】特願平8-319922

【国際特許分類第7版】

G06F 13/36 320

[FI]

G06F 13/36 320 A

#### 【手続補正書】

【提出日】平成11年9月14日(1999.9.14)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正内容】

【発明の名称】情報処理装置用基板、情報処理装置および情報転送方法

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 情報処理装置用基板であって、

第1のプロトコルで動作している第1のバスに接続され、前記第1のバスプロトコルと第2のバスプロトコル間のプロトコル変換をする第1のプロトコル変換部と、前記第2のバスプロトコルで動作する1以上の第2のバスと、

<u>前記プロトコル変換部を前記第2のバスのいずれかに接</u> <u>続する第1のバススイッチと、</u>

前記第2のバスプロトコルと前記第1のバスプロトコル 間のプロトコル変換をする第2のプロトコル変換部と、 前記第2のバスのいずれかと前記第2のプロトコル変換 部とを接続する第2のバススイッチと、

前記第1のバススイッチと前記第2のバススイッチに接続され、前記第2のバスのいずれに接続するかを制御するバスアービタとを有することを特徴とする情報処理装置用基板。

【請求項2】<u>請求項1記載の情報処理装置用基板であって、</u>

前記第1のバススイッチ及び前記第2のバススイッチ は、前記第2のバス使用権制御部を有することを特徴と する情報処理装置用基板。 【請求項3】<u>請求項2記載の情報処理装置用基板であって、</u>

前記第2のバス使用権制御部は、前記バスアービタに前 記第2のバスのバス使用権要求信号を出力し、前記バス アービタからのバス使用権許可信号を受信することで、 前記第2のバスの使用権を得ることを特徴とする情報処 理装置用基板。

【請求項4】<u>請求項1記載の情報処理装置であって、第</u>2のバス中のデータの伝送速度は、第1のバス中のデータの伝送速度よりも高速であることを特徴とする情報処理装置用基板。

【請求項5】情報処理装置であって、

第1のプロトコルで動作している第1のバスに接続され、前記第1のバスプロトコルと第2のバスプロトコル間のプロトコル変換をする第1のプロトコル変換部と、前記第2のバスプロトコルで動作する1以上の第2のバスと、

<u>前記プロトコル変換部を前記第2のバスのいずれかに接</u> <u>続する第1のバススイッチと、</u>

前記第2のバスプロトコルと前記第1のバスプロトコル 間のプロトコル変換をする第2のプロトコル変換部と、 前記第2のバスのいずれかと前記第2のプロトコル変換 部とを接続する第2のバススイッチと、

前記第1のバススイッチと前記第2のバススイッチに接続され、前記第2のバスのいずれに接続するかを制御するバスアービタとを有する情報処理装置用基板を備えていることを特徴とする情報処理装置。

【請求項6】情報処理装置用基板であって、

第1のプロトコルで動作している第1のバスに接続され、前記第1のバスプロトコルと第2のバスプロトコル間のプロトコル変換をする第1のプロトコル変換部と、前記第2のバスプロトコルと前記第1のバスプロトコル間のプロトコル変換をする2以上の第2のプロトコル変換をする2以上の第2のプロトコル変換部と、

<u>前記第1のプロトコル変換部と前記第2のプロトコル変</u> 換部とを接続するクロスバススイッチと、 前記クロスバススイッチに接続され、前記クロスバスス イッチが入力した要求に基づき前記クロスバススイッチ を制御する制御部と、

前記制御部に接続され、前記第1及び第2のプロトコル変換部、前記第2のプロトコル変換部の接続の対応を規定したアドレステーブルとを有することを特徴とする情報処理装置用基板。

【請求項 7 】<u>請求項 6 に記載の情報処理装置用基板であって、</u>

前記制御部は、前記アドレステーブルを参照して、前記 第1及び前記第2のいずれのプロトコル変換部を接続す るかを制御することを特徴とする情報処理装置用基板。 【請求項8】情報処理装置であって、

第1のプロトコルで動作している第1のバスに接続され、前記第1のバスプロトコルと第2のバスプロトコル間のプロトコル変換をする第1のプロトコル変換部と、前記第2のバスプロトコルと前記第1のバスプロトコル間のプロトコル変換をする2以上の第2のプロトコル変換をする2以上の第2のプロトコル変換をする2以上の第2のプロトコル変

<u>前記第1のプロトコル変換部と前記第2のプロトコル変</u> <u>換部とを接続するクロスバススイッチと、</u>

前記クロスバススイッチに接続され、前記クロスバスス イッチが入力した要求に基づき前記クロスバススイッチ を制御する制御部と、

前記制御部に接続され、前記第1及び第2のプロトコル変換部、前記第2のプロトコル変換部の接続の対応を規定したアドレステーブルとを有する情報処理装置用基板を備えたことを特徴とする情報処理装置。

【請求項9】情報処理装置用基板であって、

第1のバスに接続された第1のバススイッチと、

<u>前記バススイッチのいずれかに接続された1以上の第2</u> のバスと、

<u>前記第2のバスのいずれかと接続された第2のバススイッチと、</u>

前記第1のバススイッチと前記第2のバススイッチに接続され、前記第2のバスのいずれに接続するかを制御するバスアービタとを有することを特徴とする情報処理装置用基板。

【請求項10】<u>請求項9記載の情報処理装置用基板であって、</u>

<u>前記第1のバスは、第1のバスプロトコルで動作することを特徴とする情報処理装置用基板。</u>

【請求項11】<u>請求項9記載の情報処理装置用基板であって、</u>

前記第2のバスは、第2のバスプロトコルで動作することを特徴とする情報処理装置用基板。

【請求項12】<u>請求項9記載の情報処理装置用基板であって、</u>

前記第1のバススイッチは、前記第1のバスプロトコル と第2のバスプロトコル間のプロトコル変換をする第1 のプロトコル変換部を有し、

前記第2のバススイッチは、前記第1のバスプロトコル と第2のバスプロトコル間のプロトコル変換をする第2 のプロトコル変換部を有することを特徴とする情報処理 装置用基板。

【請求項13】情報処理装置であって、

第1のバスと、

<u>前記第1のバスに接続された第1のバススイッチと、</u> <u>前記第1のバススイッチのいずれかに接続された1以上</u> <u>の第2のバスと、</u>

前記第2のバスのいずれかと接続された第2のバススイッチと、

前記第1のバススイッチと前記第2のバススイッチに接続され、前記第2のバスのいずれに接続するかを制御するバスアービタとを有する情報処理装置用基板を備えたことを特徴とする情報処理装置。

【請求項14】<u>請求項13記載の情報処理装置であっ</u>て、

<u>前記第1のバスは、第1のバスプロトコルで動作することを特徴とする情報処理装置。</u>

【請求項15】<u>請求項13記載の情報処理装置であって、</u>

前記第2のバスは、第2のバスプロトコルで動作することを特徴とする情報処理装置。

【請求項16】<u>2以上のモジュールを有する情報処理装置において、前記2以上のモジュールのうちで転送元となるモジュールから転送先となるモジュールへ情報を転送する転送方法であって、</u>

<u>前記情報処理装置は、前記モジュールに接続され、第1</u> のプロトコルで動作している第1のバスと、

前記第1のバスに接続され、前記第1のバスプロトコル と第2のバスプロトコル間のプロトコル変換をする2以 上の第1のプロトコル変換部と、

<u>前記第2のバスプロトコルで動作する1以上の第2のバ</u>スと、を有し、

前記転送元となるモジュールから前記第1のバスに出力 されたデータが、前記プロトコル変換部により、前記第 2のプロトコルにしたがったデータに変換され、

前記データは前記第2のバス中を転送され、

<u>転送先であるモジュールに接続された前記プロトコル変</u> <u>換部で、第1のプロトコルにしたがってデータに再度変</u> 換され、

<u>転送先のモジュールに転送されることを特徴とする情報</u> <u>転送方法。</u>

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0001

【補正方法】変更

【補正内容】

[0001]

【発明の属する技術分野】本発明は、バーソナルコンピュータなどの情報処理装置、それに用いられる基板、および、情報転送方法に係り、特に、高速にデータの転送が可能なバス制御が行える情報処理装置、それに用いられる基板、および、情報転送方法にに関する。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】 0007

【補正方法】変更

【補正内容】

【0007】本発明の目的は、標準バスの互換性を維持しつつ、すなわち、従来のI/O装置、基板、或いは、部品との適切な接続性を維持しつつ、標準バスの性能を向上させた情報処理装置、および、それに用いる基板を提供することにある。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0008

【補正方法】変更

【補正内容】

【0008】また、本発明の他の目的は、並列にデータを高速に転送し、データ転送の待ち時間をより小さく<u>した情報処理装置、および、それに用いる基板</u>を提供することにある。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】 0009

【補正方法】変更

【補正内容】

[0009]

【課題を解決するための手段】上記課題を解決するた め、本発明の第1の態様にれば、情報処理装置用基板で <u>あって、第1のバスに接続された第1のバススイッチ</u> と、前記バススイッチのいずれかに接続された1以上の 第2のバスと、前記第2のバスのいずれかと接続された <u>第2のバススイッチと、前記第1のバススイッチと前記</u> 第2のバススイッチに接続され、前記第2のバスのいず れに接続するかを制御するバスアービタとを有すること <u>を特徴とする情報処理装置用基板</u>が提供される。また、 本発明の第2の態様によれば、情報処理装置用基板であ って、第1のプロトコルで動作している第1のバスに接 続され、前記第1のバスプロトコルと第2のバスプロト コル間のプロトコル変換をする第1のプロトコル変換部 と、前記第2のバスプロトコルで動作する1以上の第2 のバスと、前記プロトコル変換部を前記第2のバスのい ずれかに接続する第1のバススイッチと、前記第2のバ スプロトコルと前記第1のバスプロトコル間のプロトコ ル変換をする第2のプロトコル変換部と、前記第2のバ スのいずれかと前記第2のプロトコル変換部とを接続す る第2のバススイッチと、前記第1のバススイッチと前 <u>記第2のバススイッチに接続され、前記第2のバスのい</u> ずれに接続するかを制御するバスアービタとを有するこ とを特徴とする情報処理装置用基板が提供される。 さら に、本願発明の第3の態様によれば、<u>情報処理装置用基</u> <u>板であって、第1のプロトコルで動作している第1のバ</u> スに接続され、前記第1のバスプロトコルと第2のバス プロトコル間のプロトコル変換をする第1のプロトコル <u>変換部と、前記第2のバスプロトコルと前記第1のバス</u> プロトコル間のプロトコル変換をする2以上の第2のプ ロトコル変換部と、前記第1のプロトコル変換部と前記 <u>第2のプロトコル変換部とを接続するクロスバススイッ</u> チと、前記クロスバススイッチに接続され、前記クロス バススイッチが入力した要求に基づき前記クロスバスス イッチを制御する制御部と、前記制御部に接続され、前 記第1及び第2のプロトコル変換部、前記第2のプロト <u>コル変換部の接続の対応を規定したアドレステーブルと</u> を有することを特徴とする情報処理装置用基板が提供さ れる。また、本発明第4から第6の態様として、前述し た第1から第3の各態様に係る情報処理装置用基板を対 応して有する情報処理装置が提供される。<u>また、本発明</u> <u>において、例えば、</u>複数のモジュールと、前記複数のモ ジュールと接続され、前記複数のモジュールからのデー タを、共通の第1のバスの第1のプロトコルに対応させ て、当該第1のバスに送出し、或いは、第1のバスから のデータを受け入れて、対応するモジュールに転送する バスインタフェースとを有し、送信側のモジュールから 受信側のモジュールへのデータ転送を実行する情報処理 システムにおいて、前記第1のバスから独立し、かつ、 第1のバス中のデータの伝送速度よりも高速な伝送速度 をもつ第2のプロトコルにしたがった、少なくとも一つ の第2のバスと、第1のバスと第2のバスとの間に設け られ、第1のバス中のデータと第2のバス中のデータと の間のプロトコル変換を実行する複数のプロトコル変換 手段であって、各々が、前記バスインタフェースと、そ れぞれ接続された複数のプロトコル変換手段とを備え、 複数のモジュールのうちの一つからバスインタフェース に与えられたデータが、対応するプロトコル変換手段に より、第2のプロトコルにしたがったデータに変換され て第2のバス中を転送され、受信側のモジュールに接続 された受信側のバスインタフェースに対応するプロトコ ル変換手段により、第1のプロトコルにしたがってデー タに再度変換されて、受信側のバスインタフェースを介 して、受信側のモジュールに転送されるように構成され たことを特徴とするバス制御装置を用いることができ る。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0017

【補正方法】変更

【補正内容】

【0017】別の見地からみると、<u>本発明では、</u>複数のモジュールと接続され、前記複数のモジュールからのデータを、共通の第1のバスの第1のプロトコルに対応させて、当該第1のバスに送出し、或いは、第1のバスからのデータを受け入れるバスインタフェースとを有する情報処理システムにおいて、前記システムに着脱可能であり、かつ、システム装着時に、前記第1のバスの各個のバスインタフェースから受信側のバスインタフェースへのデータ転送を実行するバスニットであって、前記第1のバスから独立し、かつ、第1のバス中のデータの伝送速度よりも高速な伝送速度もつ第2のプロトコルにしたがった、少なくとも一つの第2のバスと、前記バスインタフェースの各々に接続さ

れた第1のバスと、それぞれ接続され、第1のバス中のデータと第2のバス中のデータとの間のプロトコル変換を実行する複数のプロトコル変換手段とを備え、送信側のバスインタフェースから第1のバスを介して与えられたデータが、対応するプロトコル変換手段により、第2のプロトコルにしたがったデータに変換されて第2のバス中を転送され、受信側のバスインタフェースに対応するプロトコル変換手段により、第1のプロトコルにしたがってデータに再度変換されて、変換されたデータが、受信側のバスインタフェースに、対応する第1のバスを介して転送されるように構成されたことを特徴とするバスユニットを用いることができる。